扇出嵌入式芯片中介层
FOED 是一种先进的晶圆级封装(WLP)技术,相比传统封装方法在性能上有显著提升。
扇出嵌入式芯片(FOED)封装的产品解决方案
在 TF-AMD 槟城,我们提供 FOED 的先进封装平台。该产品解决方案涵盖 3 大核心技术:
微凸点(uBump),包括硅 I/O
扇出嵌入式芯片(FOED)
基板级扇出型封装贯通孔/基板上的 PoR/FOEDSi
该解决方案提供了极高灵活性、高性能、微型化以及具有成本效益的封装方案,适用于当今高要求的应用场景,例如 5G、人工智能推理、工业及汽车封装等。
扇出嵌入式芯片的关键优势:
更高的 I/O 密度: 在嵌入式芯片上实现亚微米级互连,在 FO 中介层上实现小于 10 微米的互连,提供可扩展的高密度芯片间互连。
设计架构的灵活性: 2D 芯片结构为逻辑芯片、I/O 芯片和存储芯片或模块在 FOED 封装中提供灵活的布局。
更好的散热性能: 采用裸露芯片翻转背面和可选的背面金属化结构,以及 FO 中介层上的高密度铜柱,有助于提升散热管理能力和可靠性。
成本效益: 相比 2.5D TSV 中介层封装,整体封装成本更低,并支持 Chiplet(芯粒)技术。
更小的尺寸: 采用 2D+ 可扩展互连技术,非常适合空间受限的应用,如移动设备、可穿戴设备和物联网。
扇出嵌入式芯片先进封装平台提供的服务:
端对端一站式解决方案: 在峇都加湾的TF-AMD(槟城)工厂,提供涵盖微凸点工艺,扇出嵌入式桥接技术,基板级封装,晶圆测试和最终测试的全流程制造服务。
设计与仿真: 提供全面的设计和仿真服务,以确保最佳的封装性能,特别是可靠性测试。
原型与试产: 提供制造服务,支持小批量生产,并在 NPI(新产品导入)认证通过后快速上量。
大规模制造: 从生产单元到最终产品提供可扩展的解决方案,确保质量和生产周期。
测试与可靠性保障: 进行严格的测试,以符合行业标准的可靠性和性能要求。
扇出嵌入式芯片特性
| 晶圆尺寸: | 300mm |
| 模块尺寸 | 12×12mm 至 52×48mm |
| 每个模块的芯片数量 | 5 至 >=28 |
| 中介层嵌入式芯片数量 | 3 至 25 |
| RDL 层数 | 2P2M 至 4P4M |
| RDL 线宽/间距 (μm) | 2/2um 至 10/10um |
可靠性测试标准
测试标准符合 JEDEC 湿敏等级 MSL-4, J-STD-20/JESD22-A103
| 预处理 | 高温存储测试 |
| 温度循环测试 | -65℃ 至 160℃,BOCK 循环,符合 JEDEC22-A104 标准 |
| 高加速温湿测试(uHAST) | 130℃ / 85% RH / 96 小时,符合 JEDEC22-A118 标准 |
| 高温存储测试 | 150℃ / 1000 小时,符合 JEDEC22-A103 标准 |
示例:



